封测行业逐步复苏甬矽电子：先进封装新秀一站式交付能力优异

  专注中高端封装产品。公司于 2017 年 11 月设立，从成立之初即聚焦集成电路封测业务中的先进封装领域，全部产品均为 QFN/DFN、WB-LGA 等中高端先进封装形式。

  公司下游客户主要为集成电路设计企业，如恒玄科技、晶晨股份、富瀚微、联发科、北京君正、韦尔股份等，产品主要使用在于射频前端芯片、AP 类 SoC 芯片、触控芯片、WiFi 芯片等。

  公司搭建了高精度倒装芯片封装产线um），解决了倒装芯片贴装及焊接过程中的偏移/锡桥接等工艺难点，同时也解决了先进制程芯片封测过程中最具挑战的晶圆上低介电常数/超低介电常数的电介质层在工艺流程中因机械外力、机械应力或热应力破裂工艺难点。

  ? 2018 年 8 月大尺寸/细间距扁平无引脚封装产品（QFN/DFN）实现量产：

  公司 QFN/DFN 产品线mm 多种规格，攻克了合金线和铜线在焊线过程中易氧化、焊线力度不易控制等工艺难题，实现了合金线和铜线产品的规模化量产，大幅度降低了产品的封装成本。

  公司焊线类 BGA 产品采用了多芯片层叠技术和数量超越 1000 根的超高密度焊线技术，实现了芯片焊线um 的细间距工艺。同时解决了铜线在封装过程中“芯片到芯片” 的控制难点，并攻克了 28nm 先进制程芯片在铜线焊线过程中存在的 Low-K/ELKCrack 风险，实现了产品的稳定规模化量产。

  董事长兼总经理王顺波直接持股 3.92%，通过宁波鲸舜、宁波鲸芯、浙江甬顺芯间接控制公司 27.93%股份，实际支配公司 31.85% 的股权，为公司实际控制人。

  公司关键人员在半导体封装测试行业头部厂商拥有平均 10 年以上的从业经验积累，在行业头部企业深耕多年，产业背景深厚。

  徐林华历任江苏长电科技股份有限公司销售总监；徐玉鹏历任日月光封装测试(上海)有限公司工艺工程师、江苏长电科技股份有限公司集成电路事业中心副总经理。

  2023 年上半年公司实施了股权激励，向符合授予条件的 274 名激励对象授予 440 万股第二类限制性股票，占目前公司总股本的 1.08%，同时明确了 2023-2025 年度公司层面的业绩考核要求。通过实施股权激励，增强核心团队稳定性，实现核心员工与公司长期利益的绑定。

  2023H1 公司营收为 9.83 亿，yoy-13.46%，主要系：宏观经济提高速度放缓、国际地理政治学冲突和行业周期性波动等多重因素影响，终端市场整体需求疲软。

  2023 年第二季度公司稼动率整体呈稳定回升趋势，实现营业收入 5.58 亿元，yoy+0.55%，qoq+31.42%,但由于下游整体疲软，订单价格承压，导致公司上半年整体毛利率较去年同期仍有所下降。

  公司于 2020 年初首次盈利，2021 年业绩显著突破，归母净利润实现大幅增长。

  2023H1 公司归母纯利润是-0.79 亿。2023H1 净利率为-9.75%，受行业整体需求疲软，人员支出及公司二期筹建费用增加，管理费用同比增长 84.94%，导致公司 2023 年上半年出现亏损。

  公司 2022 年营业收入 21.77 亿元，其中系统级封装产品收入 12.25 亿元，扁平无引脚封装产品收入 6.32 亿元，高密度细间距凸点倒装产品收入 2.92 亿元。

  公司系统级封装产品 2019-2021 年毛利率稳定在 30%左右。由于规模效应，扁平无引脚封装和微机电系统传感器的毛利率与 2020 年起转正。2022 年以来受制于行业需求下滑，公司产品价格相应降低，系统级封装、扁平无引脚封装、高密度细间距凸点倒装产品毛利率均有所下滑。

  从产品应用领域来看，射频芯片、SoC 芯片、IC 芯片、IoT 芯片等均有涉及，产品获得不一样的行业客户认可，应用广泛，市场反响较好。2019-2022H1，公司产销率从始至终维持在 97%以上，销售情况良好，库存水平较低。

  公司下游客户主要为集成电路设计企业，如晶晨股份、翱捷科技、富瀚微、联发科、北京君正、韦尔股份等。

  公司处于业务开拓期，2020 年以来期间费用率微升，未来随着规模效应及经营效率提升，期间费用率有望小幅下降。

  公司销售费用率随公司市场开拓力度加大而上升；管理费用率方面，公司二期项目建设推进过程中职工薪酬、水电气等能源支出及物料消耗增加，管理费用相应上升；研发费用率较为稳定，主要系公司持续加大研发投入，提升产品性能与工艺，增强公司的竞争优势所致。

  公司 2020-2022 年研发费用分别为 0.49 亿元、0.97 亿元、1.22 亿元。2021 年起公司研发支出大幅度的增加，鉴于营收保持高增速，因此研发费用率有所拉低。

  公司 2023H1 研发投入为 0.62 亿元，占营收比例为 6.27%，不断的提高公司客户服务能力，扩充高端技术与产能以适应市场的需求和变化。截至2022年底，公司研发人员419人，研发人员数量占比13.61%。

  公司于 2022 年 12 月上市，公开发行 6000 万股，募集资金净额 10.10 亿元，大多数都用在高密度 SiP 射频模块封测项目、集成电路先进封装晶圆凸点产业化项目。

  高密度 SiP 射频模块封测项目总建设周期为 3 年，达产后每月将新增 14,500 万颗 SiP 射频模块封测产能。集成电路先进封装晶圆凸点产业化项目总建设周期为 3 年，完全达产后将形成晶圆凸点工艺产能 15,000 片/月。

  根据美国半导体工业协会（SIA）数据，2023Q2 全球半导体销售额共计约 1245 亿美金，相较于 2022Q2 同比下降 17.3%，相较于 2023Q1 环比增长 4.7%。

  其中 2023 年 6 月全球半导体销售额约 415 亿美金，相较于 5 月 407 亿美金环比增长约 1.9%，同时根据 SIA 统计数据我们得知：自 2023 年 3 月起，全球半导体销售额环比连续 4 个月为正，且环比增长幅度也由 3 月 0.3%提升至 6 月 1.9%。

  我们大家都认为，通过目前数据反映出自 2023 年二季度起全球半导体行情开始呈现复苏态势，且整体复苏呈现出逐步加速态势，后续伴随下游需求市场回暖以及部分半导体企业去库存进入尾声，全球半导体行业或将延续加速复苏态势。

  中国市场方面，根据 SIA 数据，中国市场 2023Q2 半导体销售额约 356 亿美金，同比下降约 28.4%，环比提升 5.6%。其中 2023 年 6 月，中国半导体销售额约 123 亿美金，同比下降 24.4%，环比提升 3.2%。

  对比同机构测算的全球数据，2023Q2 中国半导体市场销售额环比增速 5.6%高于全球环比增速 4.7%，截止 2023 年 6 月中国半导体销售额连续 4 个月环比为正，且环比增速均高于全球市场。

  我们认为相较于全球而言，中国市场下游新兴领域发展较快以及部分需求表现亮眼，未来中国半导体市场有望继续延续加速回暖态势。

  测板块我们选取了日月光、颀邦科技、京元电子、南茂科技等 10 家公司，2023 年 8 月板块总营收 706.85 亿新台币，MoM+6.1%。

  2023 年 5-7 月营收环比为+5.8%，+1.5%，+3.2%，已经连续四个月环比改善。我们认为封测板块有望率先迎来复苏。

  我们梳理了四家台股封测厂的 23Q2 经营情况及法说会交流，四家公司 23Q2 营收和毛利率均有环比改善。展望三季度，日月光、南茂和力成预计营收仍有望逐季回升。封测作为重资产的公司，随着稼动率的回升，毛利率也将持续改善。

  “摩尔定律”认为集成电路上可容纳的元器件的数目，约每隔 18-24 个月便会增加一倍，性能也将提升一倍。

  2015 年以后，集成电路制程的发展进入了瓶颈,制程工艺已接近物理尺寸的极限，行业进入了“后摩尔时代”，受成本大幅度增长和技术壁垒等因素影响，工艺制程改进速度放缓。

  由于集成电路制程工艺短期内难以突破，通过先进封装技术提升芯片整体性能成为了集成电路行业技术发展趋势。

  存储的互连带宽的提升严重落后于 CPU 和 GPU 计算能力的发展，从而阻碍了性能的提高。高端芯片的功耗稳步增加，这给更大的芯片带来了电源和冷却方面的挑战。

  先进封装主要是采用键合互连并利用封装基板来实现的封装技术，最重要的包含倒装（Flip Chip，FC）封装、晶圆级封装（Wafer Level Package，WLP）、2.5D 封装、3D 封装等，其先进性体现在封装尺寸更小，I/O 密度更高，设计和封装难度也显著加大。

  而传统封装最重要的包含 DIP、SOP、SOT、TO、QFP 等封装形式，以引线键合为主。

  先进封装市场规模将从 2021 年的 321 亿美元增长到 2027 年的 572 亿美元，CAGR 达 10.11%。依据市场调研机构 Yole，2022 年先进封装占全球封装市场的份额约为 47.20%，预计 2025 年占比将接近于 50%。中国市场中先进封装占比低于全球水平，2022 年为 38%，自 2014 年以来与全球市场的差距正在慢慢地缩小。

  2022 年只有不到 20%的数据中心使用 2.5D 封装，但在 2027 年这一比例将有望超过 50%。3D 封装将加速在 HBM、CPU、GPU 中的渗透。

  消费电子应用领域的重要客户是苹果，其应用处理器、图形芯片、5G/6G 调制解调器芯片均使用扇出封装。

  2021 年 ASE 市占率居首，份额为 26%。台积电和安靠并列第二，长电科技位列第四，市占率为 8%。2021 年 CR5 为 76%，而 2016 年 CR5 为 48%，5 年间提升了 28%，份额前五名中仅长电和日月光仍位列其中。

  Fab/IDM 厂商涉足 3D 堆叠，OSAT 主攻倒装、扇出和晶圆级封装。

  Fab/IDM 厂基于前道制造优势和硅加工经验，聚焦产品性能，多开发基于 Si-interposer 的 2.5D 或 3D 封装技术从头部厂商的封装类型来看，三星的 3D 堆叠产品最高，达 67%，主要系其存储产品占比较高所致。

  其次为台积 电，3D 堆叠占比为 46%；凭借其 InFO 在苹果产品中的渗透，台积电扇出型封装占比也达到了 33%。

  OSAT 厂商则聚焦于载板技术，成本为先，产品结构中倒装仍是主力，FCBGA 和 FCBGA 占比在 ASE 中为 38%和 29%，在安靠中为 28%和 33%，在长电中为 28%和 31%。

  2.2.1 Flip Chip 倒装芯片的组装主要有两种方式，间接键合和直接键合。

  与传统的引线键合工艺不同，倒装芯片使用焊料或金属凸点，利用倒装焊技术将芯片与基板直接互连。

  通过回流焊凸点焊球或者 TCB 热压键合的属于间接键合，特点是芯片与基板之间有中间材料。通过混合键合，铜与铜扩散键合，中间没其他材料的方式是直接键合。铜柱凸点是高密度、窄节距集成电路封装市场主流方式。随着先进封装对凸点间距要求越来越小，为了尽最大可能避免桥接现象的发生，实现更高 I/O 密度，IBM 公司于 21 世纪初首次提出了铜柱凸点。

  在焊料互连过程中，铜柱凸点能够保持一定的高度，可以有效的预防焊料的桥接现象发生，同时能掌控堆叠层芯片的间距高度，铜柱凸点的高径比不再受到阵列间距的限制，在相同的凸点间距下，能够给大家提供更大的支撑高度，显著改善了底部填充胶的流动性。

  晶圆级封装可分为扇入（Fan-in）和扇出（Fan-out）两种，传统的晶圆级封装多采用扇入型结构，应用于 I/O 数量较少的芯片中。

  随着终端应用对性能要求的提高，I/O 数量持续不断的增加，而芯片制程则不断缩小，导致扇入型封装难以承载持续不断的增加的 I/O 数量，因此扇出型技术应 运而生。

  Fan-out 技术利用 RDL 工艺在芯片尺寸以外的区域做 I/O 接点的布线设计，以提高 I/O 数量。在完成芯片锡球链接后，不需要用封装载板便可直接焊接在 PCB 上，缩短信号传输距离，提高电学性能。

  2020-2026 年间，扇出封装市场将由 14.75 亿美元增长至 34.25 亿美元，CAGR 达 15.1%。其中增长的动力主要由超高密度扇出封装（UHD FO）贡献，这一封装技术主要使用在在 HPC 领域，该领域的主要供应商为台积电。

  2.5D 封装进一步提升封装及程度。传统的 2D 封装载体的布线比芯片上的布线 个数量级，占用的平面尺寸较大，封装微型化的需求催生了 2.5D 封装。

  2.5D 封装与 2D 封装的不同之处在于，在电子元器件和封装载体之间加入了中介层/转接板（Interposer），以实现芯片元器件和封装载体之间的互联和布线的转换。

  台积电的 CoWoS 平台包含 CoWoS-S/R/L，为高性能计算应用提供最佳性能和最高集成密度，提供了广泛的硅中介层尺寸、HBM 数量和封装尺寸。

  英伟达、博通、谷歌、亚马逊、NEC、AMD、赛灵思、Habana 等公司已广泛采用 CoWoS 技术，2020 年基于 CoWoS-S 的系统的总计算能力占所有 500 强系统总计算能力的 50%以上。

  CoWoS-S 采用硅中介层，可以为高性能计算应用提供最佳的性能和最高的晶体管密度；CoWoS-R 利用 InFO 技术，利用 RDL 中介层进行互连，更强调小芯片间的互连；CoWoS-L 结合了 CoWoS-S 和 InFO 技术的优点，使用夹层与 LSI（局部硅互连）芯片进行互连，使用 RDL 层进行电源和信号传输，提供了最灵活的集成。

  CoW 包括 TSV、Si interposer 的制作，在裸芯（Die）上制备微凸点（ubump），其次进行与晶圆的键合，并进行晶圆级封装。oS 工艺包括减薄、临时键合、植入 C4、解键合、划片，最后实现与载板之间的连接。CoWoS 工艺结束后再进行成品测试（FT）。目前 CoW 供应商主要为台积电，其次为联电。oS 工艺则台积电、矽品、安靠、日月光皆可提供。

  HPC 行业大趋势的支撑下，计算需求的结构性大幅度增长继续推动对性能和节能计算的更大需求。

  AI 需要更高的计算能力和互连带宽，推动半导体含量增加。无论是使用 CPU、GPU 还是 AI 加速器和相关 ASIC，对于机器学习的人工智能来说，共同点是需要用领先的技术和强大的代工设计生态系统。

  台积电最新法说会表示，服务器 AI 处理器需求目前约占公司总收入的 6%，预计未来五年内这一数字将以接近 50%的速度增长，占收入的百分比达到十几个点。当前先进封装产能供不应求，公司预计 CoWoS 供需紧张持续至 2024 年底，CoWoS 将扩产至目前的两倍。

  公司在 2018 年后逐步实现多种尖端产品和技术的量产，包括倒装芯片、大尺寸/细间距无引脚封装（QFN/DFN）、焊线类 BGA、系统级封装（SiP）以及混合封装 BGA（Hybrid-BGA），在高端集成电路封装领域中的竞争力和市场地位显著提升。

  公司主要封装形式关键技术指标与行业头部公司同种类型的产品持平或接近，产品技术水平处于行业前列。

  公司研发的 Bumping 先进封装技术，微凸块最小高度为 20um，最小凸块直径 20um，最小间距 可达 34um，单晶粒(3mm*3mm)上的凸块数量达到了 3000 个以上。

  甬矽电子目前封装技术以 SiP 为主，先进封装产品占比达 100%。通富微电、长电科技、华天科技技术布局最为广泛，且均已具备 2.5D/3D 的技术储备，未来先进封装占比有望继续提升。

  公司积极开发 Fan-in/Fan-out、2.5D/3D 等晶圆级封装技术、高密度系统级封装技术、大尺寸 FC-BGA 封装技术，储备凸块及重布线技术/TSV/膜状底填热压键合等基础技术，为未来高端产品切入客户奠定良好基础。

  甬矽电子在国内独立封测企业中排名靠前。根据中国半导体行业协会封装分会统计，甬矽电子 2019 年位居国内独立封测企业的第 11 名，在内资企业中排名第 6。

  根据芯思想研究院口径，公司 2020 年在内资企业中排名第 8，均处于内资企业前列。

  Bump 是先进封装微凸块技术通过在芯片表面制作金属凸块提供芯片电气互连的“点”接口，反映了先进制程以“点连接替代焊线” 的发展的新趋势，大范围的应用于 FC、WLP、2.5D、3D 等先进封装。

  它提供了芯片之间、芯片和基板之间的“点连接”，由于避免了传统 Wire Bonding 向四周辐射的金属“线连接”，减小了芯片面积（封装效率 100%），此外凸块可以阵列在芯片表面，引脚密度可以做得很高，极大的提升集成密度同时满足高性能芯片的需求。

  晶圆级封装是集成电路行业先进封装技术的重要组成部分，一般为直接在晶圆上进行封装测试程序，之后再进行切割制成单颗组件的封装方式。相较于传统封装形式，晶圆级封装能实现高带宽、高互联速度的同时，保障高可靠性和低功耗。凸点作为晶圆级封装中主要的连接方式，Bump 工艺是其重要基础。

  公司在 SiP 领域具备丰富的技术积累，WLP 方面量产技术略有欠缺，通过实施晶圆凸点产业化项目切入布局“扇入型封装”（Fan-in）、“扇出型封装”（Fan-out）、2.5D、3D 等晶圆级和系统级封装应用领域，提前布局进行凸块及重布线技术/TSV/膜状底填热压键合技术/不同结构微凸点制造技术/扇入及扇出技术等研究，在接下来的研发及生产的全部过程中逐步推进量产，为进一步拓展异构封装领域打下基础，并丰富公司的封装产品类型，增强公司的技术竞争优势和持续盈利能力。

  2019、2020，2021 年公司高密度细间距凸点倒装产品(FC 类产品)产量分别为 36.61 百万颗、265.11 百万颗和 246.30 百万颗，此前公司产品晶圆凸点工艺均采取外协加工方式，委托中芯长电半导体(江阴)有限公司、宁波芯健半导体有限公司等企业代为加工。

  公司积极推动二期项目建设，扩大产能规模，提升对客户的服务能力，积极布局先进封装和汽车电子领域包括 Bumping、CP、晶圆级封装、FC-BGA、汽车电子等新的产品线，持续推动有关技术人才引进和技术攻关，提升自身产品布局和客户服务能力。

  2023H1，公司自有资金投资的 Bumping 及 CP 项目实现通线，公司具备了为客户提供 “Bumping+CP+FC+FT”的一站式交付能力，可以有效缩短客户从晶圆裸片到成品芯片的交付时间及更好的品质控制，通过实施 Bumping 项目掌握的 RDL 及凸点加工能力，为公司后续开展晶圆级封装、扇出式封装及2.5D/3D封装奠定工艺基础。

  随着芯片发展，对带宽要求慢慢的升高，因此要求 RDL 的线宽及线距不断缩小，以容纳更多的 I/O 点。

  公司致力于不断缩小线款，目前最小线um，最小线um。公司运用于量产产品上的细线um，最小线um。

  有机结合先进的 Bumping 微凸块和 RDL 重布线技术，实现多 RDL 布线层 Bumping 量产，并为后续 Fan-out（扇出式封装）奠定工艺基础。

  甬矽电子自成立之初扎根于中高端先进封装和测试业务，位列国内独立封测前沿。

  公司主要是做集成电路的封装和测试业务，为集成电路设计公司可以提供一站式的集成电路封装与测试解决方案。

  下游客户主要为集成电路设计企业，产品主要使用在于射频前端芯片、AP 类 SoC 芯片、触控芯片、WiFi 芯片、蓝牙芯片、MCU 等物联网芯片、电源管理芯片、计算类芯片、工业类和消费类产品等领域。

  公司全部产品均为 QFN/DFN、WB-LGA、WB-BGA、Hybrid-BGA、FC-LGA 等中高端先进封装形式，并在系统级封装（SiP）、高密度细间距凸点倒装产品（FC 类产品）、大尺寸/细间距扁平无引脚封装产品（QFN/DFN）等先进封装领域具有突出工艺优势和技术先进性。

  受下游需求复苏没有到达预期影响，公司营收波动，考虑先进封装未来市占率上升及公司降本增效与加大研发投入动作，我们预计公司 2023-2025 年营收分别为 23.02/28.42/36.36 亿元，毛利率为 18.79%/21.25% /22.41%。

  系统级封装产品(SiP):公司系统级封装产品主要使用在于 4G/5G 射频、通信领域，包括 WB-LGA 和 WB-BGA 两种封装形式，目前以智能手机为代表的移动消费电子领域是系统级封装最大的下游应用市场。

  消费电子市场处于去库存过程，需求不振传导至封测端，但预计去库存动作不会长期持续，可穿戴设备、IoT 物联网设施以及电信基础设施未来增速可观，因此预计公司系统级封装测试产品 2023 年增速降缓后，2024 年有望回升，我们预计公司 2023-2025 年系统级封装产品营收分别为 12.86/16.72/22.07 亿元，毛利率分别是 22.00%/23.50%/24.40%。

  扁平无引脚封装产品(QFN/DFN):QFN/DFN 封装形式属于中端封装类型，市场容量较大，QFN/DFN 类产品有体积小、重量轻、效率高、散热性能强、电性能好、可靠性强等优点，整体而言，QFN 在中端、中高端芯片领域具备更广泛应用的能力，公司市场拓展力度的逐年加强以及产能的逐年扩张，成功研发双圈 QFN(Dual Row QFN，DR-QFN)产品并推进量产，引脚集成密度进阶提升超过 20%。随着手机、耳机、人工智能等芯片需求国产替代推进，我们预计公司 2023-2025 年扁平无引脚产品营收分别为 6.51/7.16/8.45 亿元，毛利率分别为 9.50%/10.75%/11.55%。

  公司高密度细间距凸点倒装产品（FC 类产品）主要由 BTC-LGA、FC-LGA 类和 FC-CSP 类产品构成，产品所需的塑封树脂采购单价较高，产品对于导热性、底部填充等要求更高，基板铜厚更厚，因此材料成本更高。

  未来发展将受益于 PC、服务器和汽车内部分产品应用，在移动和消费市场发展空间较大。

  微机电系统传感器(MEMS):公司所封装的 MEMS 传感器主要为硅麦克风，大多数都用在微机电麦克风等产品，该产品需要在晶圆上制作悬梁、薄膜、空腔、密封洞、针尖、微弹簧等复杂的机械结构，公司采用了隐形切割技术，明显提高了 MEMS 传感器封装良率，公司 MEMS 产品主要客户为鑫创科技和韦尔股份。

  凭借稳定的封测良率、灵活的封装设计实现性、不断的提高的量产能力和交付及时性，公司获得了集成电路设计企业的广泛认可，并同众多国内外知名设计企业缔结了良好的合作伙伴关系。伴随营收的增加，销售费用有所上升，总体销售费用率较稳定，我们预计 2023-2025 年公司销售费用率为 1.00%/0.95%/0.88%。

  作为一家拥有成熟管理架构的公司，公司管理费用率较为稳定，2022 年费用率有所波动主要系职工薪酬增加、人员规模增加所致。随着营收规模的增加，总体管理费用率将小幅下滑，我们预计 2023-2025 年公司管理费用率为 5.50%/5.50%/5.30%。

  公司坚持中高端先进封装定位，持续加大研发投入，不断的提高公司客户服务能力。研发费用整体呈增长趋势，费用率保持较高水准。目前公司积极布局包括 Bumping、CP、晶圆级封装、FC-BGA、汽车电子等新的产品线，持续推动有关技术人才引进和技术攻关，研发费用率将有小幅提升，我们预计 2023-2025 研发费用率为 5.70%/5.90%/5.90%。

  2022 年公司财务费用大幅度的增加，主要系借款增加利息支出增长，汇率波动汇兑损失增加所致。随公司进一步提升资金使用效率、控制资金成本，公司财务费用率将回到正常状态水平，我们预计 2023-2025 财务费用率为 2.99%/3.09%/2.92%。

  公司主营业务为半导体封测，我们选取了主营业务同样为封测业务的长电科技、通富微电、华天科技，可比公司 2023-2025 年平均 PE 为 34/22/18 倍。